(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平6-163910

(43)公開日 平成6年(1994)6月10日


(51) Int.C1.5 H O 1 L 29/784	識別記号	庁内整理番号	FI	技術表示箇所				
		9168-4M 9168-4M		29/ 78 3 2 1 3 2 1			S D	
				末龍査審	未請求	請求巧	頁の数2(全 5 .	頁)
(21)出願番号	特願平4-318481	(71)出願人	三洋電機株式会社					
(00) 144 555								
(22)出願日	平成4年(1992)11月27日			大阪府守	口市京	阪本通 2	丁目5番5号	
			(72)発明者	夏目 正				
			_	大阪府守	口市京	阪本通 2	了目18番地 三	详
				電機株式	会社内			
			(72)発明者	五十嵐	保裕			
			•	大阪府守	口市京	坂本通 2	了目18番地 三	洋
				電機株式	会社内			
			(74)代理人	弁理士	西野	車嗣		
			i					
			:					
			:					
			:					

(54)【発明の名称】 絶縁ゲート半導体装置およびその製造方法

(57)【要約】

【目的】 セルフアラインによって微細化が可能な、且 つソース電極とソース領域との良好なコンタクトが得られ、アパランシェ(ラッチアップ)耐量の高いパワーM OSFET (IGBT)を提供する。

【構成】 ドレイン領域2となる半導体基板1上に、ゲート電極8をマスクとして、チャネル領域3とソース領域5とがセルフアラインにより二重に拡散された経型絶縁ゲート半導体装置において、前記ゲート電極8の側面に隣接して絶縁サイドウォール12と金属サイドウォール13と、該金属サイドウォールをマスクとして、エッチングによりチャネル領域3を開口した開口部とを備え、該金属サイドウォール13は前記半導体基板上のソース領域5の表面とソース電極となる金属電極11とに接触し、該金属電極11は前記チャネル領域3に接触している。



{

【特許請求の節用】

【請求項1】 ドレイン領域となる半導体基板上に、ゲ 一ト電泡をマスクとして、チャネル領域とソース領域と がセルフアラインにより二重に拡散された縦型絶縁ゲー ト半導体装置において、前記ゲート電極の側面に踏接し て絶縁サイドウォールと金属サイドウォールとを備え、 更に該金属サイドウォールをマスクとして、エッチング により前記チャネル領域を開口した開口部とを備え、前 記金属サイドウォールは前記半導体基板上のソース領域 の表面とソース電極となる金属電極とに接触し、該金属 10 電極は前記チャネル領域に接触していることを特徴とす る絶縁ゲート半導体装置、

1

【請求項2】 ゲート電極をマスクとしてドレイン領域 となる半導体基板上にチャネル領域とソース領域とをセ ルフアラインにより二重に形成する工程と、該ゲート電 極の側面に隣接して絶縁サイドウォールを形成する工程 と、該絶録サイドウォールに隣接して前記半導体基板上 のソース領域の表面に接触する金属サイドウォールを形 成する工程と、該金属サイドウォールをマスクとして前 記半導体基板をエッチングすることにより前記チャネル 領域を露出させるように開口する工程と、ソース電極と なる金属電極を被着し前記金属サイドウォールと前記チ ャネル領域との接触をとる工程とからなることを特徴と する絶縁ゲート半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、絶縁ゲート半導体装置 およびその製造方法に係り、特にドレイン領域となる半 導体基板上にゲート電極をマスクとして、チャネル領域 とソース領域とがセルフアラインにより二重に拡散され 30 た構造の縦型パワーMOSFET、又は絶縁ゲートパイ ポーラトランジスタ (【GBT) に関する。

[0002]

【従来の技術】縦型絶縁ゲート半導体装置であるパワー MOSFET又はIGBTは、MOSゲートのため駆動 電力が小さく、高速スイッチングが可能であり、縦型機 **造のため高電流が得られる等の特徴を備えている。パワ** -MOSFETは、裏面にドレイン電極を備える高濃度 半導体基板上に、低濃度ドレイン領域となるエピタキシ ャル層を有し、該低濃度ドレイン領域にゲート電極をマ スクとして、チャネル領域及びソース領域が二重に拡散 され、MOSゲートが形成されている。そして、半導体 基板上面の絶縁膜に開口部が設けられ、金属電極からな るソース電極がソース領域及びチャネル領域と接触する ように配線される。又、IGBTはMOSFETのペー スとなる高濃度半導体基板を反対導電型のコレクタ領域 と置換することによって製造することができる。

【0003】かかるパワーMOSFET、IGBT等で は、パターンの微細化による高性能化を図るため、ソー

スク合せを必要としないセルフアラインで行う方法が種 々提案されている。特開平3-105979号公報に は、ゲート電極をマスクとして半導体基板上にチャネル 領域及びソース領域を二重に形成し、じ溝をエッチング により設けることにより、縦型パワーMOSFETをセ ルフアラインで作る技術が開示されている。

【0004】即ち、ドレイン領域となる半導体基板上に 多結晶シリコンからなるゲート電極をマクスとして、チ ャネル領域を拡散により形成する。次に、ソースパター ンのマスクを用いることなく同じ多結晶シリコンからな るゲート電極をマスクとしてチャネル領域内にソース領 域を形成する。そして、同様にセルフアラインによって ゲート電極に隣接してスペーサ絶縁膜を設ける。さらに スペーサ絶縁膜をマスクとして、セルフアラインにより 半導体基板をエッチングすることにより、ソース領域を 通り越してチャネル領域の表面を露出させコンタクト閉 口を形成する。そしてアルミ等の金属膜を上面より被着 することによりチャネル領域およびソース領域と接触し たソース電極をマスクパターンにより形成する。

[0005]

【発明が解決しようとする課題】しかしながら、このよ うにチャネル領域及びソース領域をエッチングによるU 溝でコンタクト開口を形成した場合には、ソース電極で ある金属電極と半導体基板のソース領域との接触面は、 半導体基板をエッチングにより開口したソース領域の側 面のみとなる。したがって、半導体基板を縦方向のエッ チングにより開口されるソース領域の側面はソース領域 の深さ方向の寸法しかないため、金属電極とのコンタク トが難しいものとなり、ソース電極の抵抗分が大きくな

【0006】金属電極とソース領域とのコンタクトを良 好に取るためには、ソース領域を深く拡散して、コンタ クト面積を広げればよい。しかしながら、ソース領域を 深く拡散すると、相対的にチャネル領域の幅が狭くなる こととなり、チャネル領域における抵抗が増大する。チ ャネル領域の抵抗が増大すると、MOSFETにおいて はアパランシェ耐量が低下し、IGBTにおいては、ラ ッチアップ耐量が低下するという問題が生じる。

【0007】本発明は、係る従来技術の問題点に鑑み、 セルフアラインによりパターンの微細化を達成しつつ、 ソース領域と金属電極との良好なコンタクトが得られ、 且つアパランシェ耐量又はラッチアップ耐量を低下させ ない絶縁ゲート半導体装置およびその製造方法を提供す ることを目的とする。

[0.008]

【課題を解決するための手段】本発明に係る絶縁ゲート 半導体装置は、ドレイン領域となる半導体基板上に、ゲ ート電極をマスクとして、チャネル領域とソース領域と がセルフアラインにより二重に拡散された縦型絶縁ゲー ス領域の形成及びソース電極のコンタクトの開口等をマ 50 ト半導体装置において、前記ゲート電極の側面に隣接し

て絶録サイドウォールと金属サイドウォールと、該金属 サイドウォールをマスクとして、エッチングによりチャネル領域を開口した開口部とを備え、該金属サイドウォールは前記半導体基板上のソース領域の表面とソース電極となる金属電極とに接触し、該金属電極は前記ポディ領域に接触していることを特徴とするものである。

[0009]

【作用】ゲート電極の側面に隣接して絶録サイドウォー ルと金属サイドウォールとを備え、該金属サイドウォー ルはソース領域の表面と金属電極とに接触することか 10 ら、十分なコンタクト面積が得られソース領域と金属電 極との間で良好なコンタクトが得られる。また金属サイ ドウォールは金属電極と接触し、且つ金属電極は金属サ イドウォールをマクスとしてエッチングにより閉口され たチャネル領域に接触していることから、金属電極はソ ース領域およびチャネル領域と良好なコンタクトが得ら れる。従って、金属電極が半導体基板上のソース領域の 表面とコンタクトを取ることから、十分なコンタクト面 積が得られるので、ソース領域は浅い拡散で十分であ り、アパランシェ等の耐量を低下させるという問題を生 20 じない。それ故、セルフアラインによる微細化を保ちつ つ、アパランシェ等の耐量を低下させることなくソース 領域と金属電極との良好なコンタクトを達成することが できる.

[0010]

【実施例】以下、添付図面を参照しながら本発明の一実 施例について説明する。

【0011】図1は、本発明の一実施例の絶縁ゲート半

導体装置の断面図である。ドレイン領域2となるN 型 エピタキシャル層を有する半導体基板1上に、多結晶シ リコンからなるゲート電極8をマスクとして、チャネル 領域3とソース領域5とが二重に拡散され、セル領域が 形成されている。ここで、ソース領域5はN・型拡散領 域であり、チャネル領域3はP型拡散領域である。半導 体基板1がN°型である場合には、この縦型絶縁ゲート 半導体装置はMOSFETとなり、半導体基板1がP・ 型である場合には、この織型絶縁ゲート半導体装置はⅠ GBT(絶縁ゲートバイポーラトランジスタ)となる。 【0012】多結晶シリコンからなるゲート截板8と酸 化膜からなる絶縁膜9との側面に隣接して、酸化膜から なる絶縁サイドウォール12とさらに絶縁サイドウォー ル12に隣接してタングステン等の高融点金属からなる 金属サイドウォール13を備える。金属サイドウォール 13はソース領域3の表面と接触し、又ソース電極とな る半導体基板上に配線される金属電極11とに接触す る。金属電極11は、金属サイドウォール13をマスク として、エッチングにより開口されたポディ領域6に接 触している。ここでポディ領域6はP 型拡散領域であ り、チャネル領域3の抵抗分を下げるための同一導電型

耐量)等を高く保持するためのものである。

【0013】係る絶縁ゲート半導体装置は、図示するセル部分が1チップ上に多数配列され、金属電極11がソース端子(S)に、ゲート電極8がゲート端子(G)に、半導体基板1の裏面電極10がドレイン端子(D)にそれぞれ接続されMOSFETを構成している。従電で、MOSFETのゲート端子(G)に印加がも10ではよって、ゲート電極8の直下のチャネル領域3が反によって、ゲート電極8の直下のチャネル領域3が反によって、ゲート電極8の直下のチャネル領域1が割される。このように、ドレイン端子(D)の裏面電極10から電流がドレイン領域1、2及びソース領域5を担って金属電極11に流れるセルが多数配列されているため、MOSFETは大きな電流容量を取ることができる。

【0014】そして、金属サイドウォール13は図示されるようにソース領域(N・)5の表面と直接接触したおり、十分なコンタクト面積が確保されている。従って、ソース領域5から金属電極11に大きな電流が、以れる場所はパワーMOSFETについてのものであるが、半導体基板1をP・型とすることによって、IGBTが構成の形成及びソース領域の形成の形成ががイフタクトの政治のように、ソース領域の形成がイフスを強っている。以上のように、ソース領域の形成がですって、がインで行えるため、パターンの強細化が可能とから、ス、製造歩留が向上する。又、十分なソースなり、電流密度の向上等絶縁ゲート半導体装置の性能が極り、、ス、製造歩留が向上する。、ソース領域を深く低い、ファップ)耐量が低下するという問題を生じない。

【0015】次に、本発明の一実施例の絶縁ゲート半導体装置の製造方法について、図2乃至図7を参照しながら説明する。

【0016】図2は、多結晶シリコンからなるゲート電極8をマスクとして、チャネル領域3とソース領域5ととこれのである。即ち、まずドレイン領域2となるN、型シリコン半導体基板の表面に薄い酸化膜であるゲート絶縁膜7を形成し、多結晶シリコンからなるゲート電極8及び絶縁膜9を披着する。そして、ゲート電極8及び絶縁膜9に関口部を設け、まずP型の拡散領域であるチャネル領域3を形成する。そして、N・型の浅い拡散領域であるソース領域5を形成する。ととなる。

【0017】図2に示す段階から、厚いCVD酸化膜を被着し、これを等方性エッチングにより、エッチバックすることによりゲート電極8の側面に隣接して酸化膜からなる絶縁サイドウォール12が形成される。図3は、絶縁サイドウォール12を形成した段階である。

り、チャネル領域3の抵抗分を下げるための同一導電型 【0018】図3に示す段階から、絶縁サイドウォールの高濃度領域であり、アバランシェ耐量(ラッチアップ 50 12に隣接して、例えば、タングステンのCVD技術に

: 4 1

特選系6 - 1 6 3 9 1 0

よりを属サイドウェール13を形成する。この技術の詳細は、例えば、月刊Semconductor World 1990年 11月号に紹介されている。金属サイドウォール13は、図3に示す段階から、ゲート絶縁膜7をエッチングにより除去し、タングステン等の高融点金属を被着し、等方性エッチングによりエッチバックすることによっても形成することができる。図4は、金属サイドウォール13を形成した段階である。

【0019】図4に示す段階から、金属サイドウォール13及び絶縁膜9をマスクとして、シリコン半導体基板をエッチングすることにより、開口部15は、ソース領域5の深さを越えてチャネル領域3の表面が露出するように形成される。即ち、図5は、金属サイドウォール13をマスクとしてエッチングによりチャネル領域3を露出させるように開口した段階である。

【0020】図6は、金属サイドウォール13及び絶縁膜9をマスクとして、ボディ領域6をイオン注入により形成した段階である。ボディ領域6はP・型領域であり、チャネル領域3と同一導電型の高濃度領域であることから、チャネル領域3の抵抗分を下げ、MOSFETにおいてはアバランシェ耐量を高め、IGBTにおいては、ラッチアップ耐量を高める等の作用効果を生じる。

【0021】図7は、ソース電極となる金属電極11を被着し、金属サイドウォール13とチャネル領域3とに接触させる段階である。金属電極11は、アルミ蒸着膜からなり、ホトリソグラフィの工程によって電極配線が形成される。金属電極11は、金属サイドウォール13を介してソース領域5と接触し、またボディ領域6の開口部を介して、連通するチャネル領域3と接続され、ソース領域5及びチャネル領域3を短絡する。

【0022】以上の工程によって図1に示す縦型絶縁ゲ

ート主導体設置が完成する。以上の上程によれば、ツース領域の形成、金属サイドウォールの形成、ボディ領域の形成、金属電極のコンタクトの形成が全てセルファラインによって行われる。従って、パターンの徴細化が可能であり、且つ、ソース電極のソース領域へのコンタクト面積が広げられた縦型絶縁ゲート半導体装置を製造することができる。

[0023]

【発明の効果】以上に説明したように、本発明は、チャネル領域の表面に金属サイドウォールを設け、金属電極と接続するようにしたものである。したがって、金属電極とチャネル領域とのコンタクト面積が広げられ、〇八電圧の低い、アバランシェ(ラッチアップ)耐量の高い、微細構造により特性の向上した、又、製造歩留の高められたパワーMOSFET又はIGBT等の絶縁ゲート半導体装置が実現される。

【図面の簡単な説明】

【図1】本発明の一実施例の経型絶縁ゲート半導体装置の断面図。

【図2】本発明の一実施例の縫型絶縁ゲート半導体装置の製造工程の断面図。

【図3】本発明の一実施例の縦型絶縁ゲート半導体装置の製造工程の断面図。


【図4】本発明の一実施例の縦型絶縁ゲート半導体装置の製造工程の断面図。

【図 5 】本発明の一実施例の織型絶縁ゲート半導体装置の製造工程の断面図。


【図 6】 本発明の一実施例の総型絶縁ゲート半導体装置の製造工程の断面図。

【図7】本発明の一実施例の総型絶縁ゲート半導体装置の製造工程の断面図。


【図1】



[図2]




【図3】




Best Available Copy

(5)

接彎率が ミカスターの



[図7]



JP 406163910 A JUN 1994

(54) INSULATED GATE SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

(11) 6-163910 (A)

(11) 6-163910 (A) (43) 10.6.1994 (19) JP (21) Appl. No. 4-318481 (22) 27.11.1992


(71) SANYO ELECTRIC CO LTD (72) TADASHI NATSUME(1)

(51) Int. Cls. H01L29 784

PURPOSE: To fabricate a microminiature power MOSFET (IGBT) having high avalanche (latch up) resistance and good contact between source electrode

and source region using self-aligning technology.

CONSTITUTION: A channel region 3 and a source region 5 are diffused in double by self-aligning technology on a drain region, i.e. a semiconductor substrate 1, using a gate electrode 8 as a mask thus fabricating a vertical insulated gate semiconductor device. An insulating side wall 12 and a metal side wall 13 are formed contiguously to the side face of the gate electrode 8 and an opening is made through the channel region 3 by etching using the metal side wall as a mask. The metal side wall 13 comes into contact with the surface of source region on the semiconductor substrate 1 and a source electrode, i.e., a metal electrode 11, which comes into contact with the channel region 3.



6: body region. 7 gate insulation film. 9. dielectric film. 10: rear surface electrode